4장 처리장치

목차

 

처리장치란

중앙처리장치(CPU : Central Processing Unit)

 - 처리장치 : 데이터를 처리하는 연산을 실행

 - 제어장치 : 연산의 실행순서를 결정

 

처리장치와 제어장치의 관계

- 처리장치가 상태신호를 제어장치에 보내고 제어장치는 제어신호를 보낸다.

 

처리장치의 구성

 - 산술논리연산장치(ALU, Arthmetic and Logic Unit) : 산술, 논리, 비트연산 등의 연산을 수행

 - 레지스터(Register) : 연산에 사용되는 데이터나 연산의 결과를 저장

* 산술논리연산장치는 반드시 레지스터들과 조합하여 데이터를 처리한다.

마이크로연산

마이크로 연산

 - 레지스터에 저장되어 있는 데이터에 대해 이루어지는 기본적인 연산

 

마이크로 연산의 종류

 - 레지스터 전송 마이크로 연산(register transfer micro-operation)

 - 산술 마이크로 연산(arithmetic micro-operation)

 - 논리 마이크로 연산(logic micro-operation)

 - 시프트 마이크로 연산(shift micro-operation)

	정의	기호	예	의미
레지스터 전송	한 레지스터에서 다른 레지스터로 2진 데이터를 전송	←	T1 : R2 ← R1	T1에 신호가 들어오면 R1의 내용을 R2로 전송
산술	레지스터 데이터에 대해서 실행되는 산술연산	+	R2 ← R1 + R3	R1, R3을 더해서 R2로 전송
논리	레지스터 데이터에 대해서 비트를 조작하는 연산	∧∨	R2 ← R1 ∧ R3	R1, R3을 AND해서 R2로 전송
시프트	레지스터 데이터를 시프트 시키는 연산	sl, sr	R2 ← sl R1	R1을 왼쪽 시프트해서 R2로 전송 시프트를 해도 R2이 값은 변하지 않는다. 출력비트의 값은 버려진다.

 

레지스터 전송문장에서 사용되는 기호

기호	의미	예
영문자(숫자와 함께)	레지스터	AR, R2, DR, IR
괄호	레지스터의 일부	R2(1), R2(7:0), AR(1)
화살표	자료의 이동 표시	R1 ← R2
쉼표	동시에 실행되는 두 개 이상의 마이크로 연산을 구분	R1 ← R2, R2 ← R1
대괄호	메모리 주소	DR ← M[AR]

 

처리장치의 구성요소

레지스터 세트(Register Set) : 임시 저장소

산술논리연산장치(ALU)

내부버스(internal bus) : 레지스터와 ALU사이에 연결시키는 통로

 

처리장치의 동작

- 출발레지스터 → ALU → 연산 → 도착레지스터

- 처리장치의 구성요소들의 선택신호에 의해 제어됨

- 선택신호가 있어야 동작이 선택되어 연산을 할 수 있다.(예, ALU에서 더하기를 선택)

 

내부버스

 - 멀티플렉서(MUX) : 선택신호에 의해 출발 레지스터를 선택 해서 ALU에 전송

 - 디코더 : 선택신호에 의해 도착 레지스터를 선택해서 전송

 

산술논리연산장치

- 산술연산과 논리연산을 실행하는 조합논리회로

- ALU의 선택신호 : ALU에서 특정연산을 수행하는 2진 조합

 

상태 레지스터(flag register)

- ALU연산 결과에 따라 상태(캐리발생, 부호변경, 제로발생, 오버플로발생)가 변할 수 있는데 이것을 저장하는 레지스터

       * C(Carry vit), S(Sign bit), Z(Zero bit), V(overflow bit)

- 상태 레지스터의 값을 제어장치에 보내고 이를 기준으로 제어장치에서 제어신호를 전송한다.

시프터(shifter)

- 입력 데이터의 모든 비트들을 각각 서로 이웃한 비트로 자리를 옮기는 시프트 연산을 수행

제어단어(control word)

선택신호

1. 처리장치내에서 수행되는 마이크로 연산을 선택하는 변수

2. 처리장치의 버스, ALU, 쉬프터, 도착 레지스터 등을 제어

3. 선택신호 즉, 제어변수가 특정한 마이크로 연산을 선택

4. 이러한 제어변수들의 묶음을 제어단어라 한다.

 

제어장치

- 효율적인 제어단어 생성을 하려면 작성된 제어단어를 기억장치에 저장하고, 기억장치의 출력을 처리장치의 각 구성요소의 선택신호로 연결한다.